

JP8083969 Biblio







# SURFACE-MOUNTING RESISTANCE ELEMENT FOR **DETECTION OF CURRENT AND ITS MOUNTING BOARD**

Patent Number:

JP8083969

Publication date:

1996-03-26

Inventor(s):

MURAKAMI TADAYOSHI

Applicant(s):

FUJI ELECTRIC CO LTD

Requested Patent:

□ JP8083969

Application Number: JP19940321142 19941226

Priority Number(s):

IPC Classification:

H05K1/18; H01C1/01; H01C13/00; H01C13/02

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE: To provide a surface-mounting, resistance element by which a resistance value for detection of a current can be controlled to a definite value without being influenced by whether bonding solder creeps up when the resistance element is mounted on a mounting board and to provide its mounting

CONSTITUTION: Slits 1b whose cutout depth is set to be larger than creepingup parts 4a by solder 4 in rise-leg parts on both sides are formed in an inverted-U-shaped surface-mounting resistance element 1, for detection of a current, which is mounted on a mounting board 2 externally. Then, terminal parts are divided into electrification terminal parts 1c for a circuit current and into detection terminal parts 1d by making use of the slits 1b as boundaries. In the mounting board on which the resistance element is mounted, a conductor pattern 3, in a resistance-element mounting part, which is formed on the board is divided into an electrification pattern 3a to which the circuit current flows and into a detection pattern 3b, the electrification terminal parts and the detection terminal parts are soldered respectively to the electrification pattern and the detection pattern, and the voltage drop, of the resistance element, which is proportional to the circuit current is detected through the detection terminal part.

Data supplied from the esp@cenet database - I2

## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

### (11)特許出願公開番号

## 特開平8-83969

(43)公開日 平成8年(1996)3月26日

(51) Int.Cl.6		識別記号	庁内整理番号	FI	技術表示箇所
H 0 5 K	1/18	Н	8718-4E		
H01C	1/01	Z			
	13/00	J	4231 -5E		
	13/02	В	4231 -5E		

審査請求 未請求 請求項の数4 OL (全 4 頁)


(21)出顯番号	特顯平6-321142	(71)出顧人	000005234
(22)出願日	平成6年(1994)12月26日		富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号
(66) HIBA H	THEO T (1004) 12/12/01	(72)発明者	村上 忠義
(31)優先権主張番号	特願平6-162557		神奈川県川崎市川崎区田辺新田1番1号
(32)優先日	平6 (1994) 7月15日		富士電機株式会社内
(33)優先権主張国	日本 (JP)	(74)代理人	弁理士 山口 巌

#### (54) 【発明の名称】 電流検出用表面実装型抵抗素子およびその実装基板

#### (57)【要約】

【目的】基板への実装時に際して接合半田の這い上がり に左右されることなく、電流検出用の抵抗値を定値管理 できるようにした電流検出用表面実装型抵抗素子、およ びその実装基板を提供する。

【構成】実装基板2に外付けする逆U字形の電流検出用 表面実装型抵抗素子1に対し、両端の立ち上がり脚部に 切り込み深さが半田4の追い上がり4aより大に設定し たスリット1 bを形成し、該スリットを境に端子部を回 路電流の通電端子部1 c と検出端子部1 d とに分割する とともに、前記抵抗素子を搭載する実装基板において は、基板上に形成した抵抗索子搭載部分の導体パターン 3を、回路電流を流す通電パターン3aと検出パターン 3 bとに分割した上で、通電パターン、検出パターンに それぞれ抵抗索子の通電端子部、検出端子部を半田付け し、回路電流に比例した抵抗素子の電圧降下を検出端子 を通じて検出する。



#### 【特許請求の範囲】

【請求項1】基板の導体パターンに外付けする電流検出 用表面実装型抵抗素子であり、抵抗素子の形状が逆U字 形でその両端に半田付け用の端子部を形成したものにお いて、前記端子部含めて両端の立ち上がり脚部に長手方 向に沿った切込スリットを形成し、該スリットを分岐溝 としてその両側に回路電流の通電端子部と検出端子部と を分岐形成したことを特徴とする電流検出用表面実装型 抵抗素子。

て、スリットの切込み深さを、端子部に形成される半田 フィレットの違い上がり高さよりも大に設定したことを 特徴とする電流検出用表面実装型抵抗素子。

【請求項3】請求項1または2記載の表面実装型抵抗素 子において、切込スリットの一部を跨いで端子部の分岐 点近傍筒所に通電端子部と検出端子部との間を橋絡する トリミング可能な抵抗値補正用のプリッジ部を形成した ことを特徴とする電流検出用表面実装型抵抗素子。

【請求項4】請求項1記載の表面実装型抵抗素子を搭載 する実装基板において、基板上に形成した抵抗素子搭載 20 部分の導体パターンを、回路電流を流す通電パターン と、その側方に形成した検出パターンとに分割し、かつ 通電パターン、検出パターンのランドにそれぞれ抵抗素 子の通電端子部、検出端子部を半田付けするようにした ことを特徴とする電流検出用表面実装型抵抗素子の実装 基板。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、パワートランジスタデ バイスなどを対象として、そのデバイス内部に組み込ん 30 だ電流検出用表面実装型抵抗索子、およびその実装基板 の構成に関する。

[0002]

【従来の技術】 頭記したパワートランジスタデバイスな どでは、その主回路電流を検出してトランジスタを制御 することが行われており、その電流検出手段としてトラ ンジスタとともに同じ基板上に電流検出用の表面実装型 抵抗素子を実装したものが一般に採用されている。

【0003】図3はかかる電流検出用表面実装型抵抗素 子の従来構造を示すものであり、図において、1は抵抗 40 素子、2は実装基板、3は実装基板2に形成した電流通 電用の導体パターンである。ここで、抵抗素子1は例え ば銅-マンガンを抵抗材料として作られたもので、その 外形形状は逆U字形をなし、かつその両端脚部に形成し た端子部1aを前記導体パターン3の半田付けランドに 載置し、リフローソルダリング法などにより半田付け (半田を符号4で示す)して実装基板2に表面実装され る。

【0004】かかる構成で、抵抗素子1に主回路電流を 流すと、抵抗素子の両端端子間には電流Ⅰに比例した電 50 田付けするように構成するものとする。

圧降下V (V=IR, 但しRは抵抗素子1の抵抗値)が 発生するので、この抵抗素子1の端子間電圧を検出する ことにより、主回路電流の検出が行えることは周知の通 りである。

[0005]

【発明が解決しようとする課題】ところで、前記した構 成では電流検出精度の面で次記のような問題点がある。 すなわち、抵抗素子1の端子部1 aを実装基板2の導体 パターン3に半田付け実装すると、その半田付け部には 【請求項2】請求項1記載の表面実装型抵抗素子におい 10 半田フィレットが形成され、特に逆U字形になる抵抗素 子1の立ち上がり部の壁面には符号4aで示すような半 田の遺い上がりが生じる。このために、回路電流は抵抗 素子1の抵抗材料よりも固有抵抗が小さい半田の違い上 がり部4aにパイパスして通流するようになり、しかも 半田這い上がり高さは半田量、濡れ性など条件により一 定しないために、抵抗索子1の実効抵抗値(端子間の抵 抗値)にバラツキが生じ、このことが電流検出精度にも 影響を及ぼすようになる。

> [0006] また、抵抗素子1の材料である銅-マンガ ンは製造条件などによりその固有抵抗にバラツキがあ り、このことも電流検出精度を低下させる原因になる。 本発明は上記の点にかんがみなされたものであり、その 目的は前記課題を解決し、基板への実装に際して接合半 田の這い上がりに左右されることなく、かつ必要に応じ て抵抗値を簡単に補正して電流検出に関与する抵抗値を バラツキなく定値管理できるようにした電流検出用表面 実装型抵抗素子、およびその実装基板を提供することに ある。

[0007]

【課題を解決するための手段】上記目的を達成するため に、本発明の表面実装型抵抗素子は次記のように構成す るものとする。すなわち、抵抗素子の形状が逆U字形で その両端に半田付け用の端子部を形成したものにおい て、前記端子部含めて両端の立ち上がり脚部に長手方向 に沿った切込スリットを形成し、該スリットを分岐溝と してその両側に回路電流の通電端子部と検出端子部とを 分岐形成する。そして、前記スリットの切込み深さを、 端子部に形成される半田フィレットの這い上がり高さよ りも大に設定する。

【0008】また、前記抵抗素子材料に起因する抵抗値 バラツキを補正する手段として、切込スリットの一部を 跨いで端子部の分岐点近傍箇所に通電端子部と検出端子 部との間を橋絡するトリミング可能な抵抗値補正用のブ リッジ部を形成して実施することができる。一方、前記 構成の抵抗素子を取付ける本発明の実装基板は、基板上 に形成した抵抗素子搭載部分の導体パターンを、回路電 流を流す通電パターンと、その側方に形成した検出パタ ーンとに分割し、かつ通電パターン、検出パターンのラ ンドにそれぞれ抵抗索子の通電端子部、検出端子部を半 (3)

[0009]

【作用】上記の構成において、回路電流は実装基板上の 通電パターンに半田付けされた通電端子部を通じて抵抗 素子に流れ、電流の通電に伴って発生した電圧降下が検 出端子部と半田付けされた検出パターンを通じて電圧の 形で検出される。ここで、通電端子部と検出端子部との 間を、半田付け実装の際に形成される半田フィレットの 這い上がり高さよりも寸法の長い切込スリットで互いに 分離しておくことにより、電流検出に直接関与する検出 端子間の抵抗値は半田の道い上がりに関係なく一定とな 10 る。したがって、抵抗素子の両端脚部に形成した前記ス リットの切込み深さを適正な寸法に設定して製作すれ ば、実装時における半田の這い上がりの影響を受けるこ とがない。また、実装後に行う試験であらかじめスリッ トの一部に形成しておいたブリッジ部を切断してトリミ ングすることにより、抵抗素子自身の材料に起因する抵 抗値のバラツキを簡単に補正できる。

[0010]

【実施例】以下、本発明の実施例を図1、図2、および 図4、図5に基づいて説明する。なお、実施例の図中で 20 図3に対応する同一部材には同じ符号が付してある。ま ず、図1(a)~(c)に本発明の実施例による抵抗素 子1、および抵抗素子1を組み込む実装基板2の導体パ ターン3を示す。すなわち、外形形状が逆U字形を呈し た抵抗素子1には半田付け端子部を含めて両端の立ち上 がり脚部に長手方向に伸びた切込スリット1bが形成さ れており、該スリット1 bを分岐溝として抵抗素子の両 端には、回路電流の流れる幅の広い通電端子部1 c と、 電流通電に伴う電圧降下分を検出する幅の狭い検出端子 部1 dが分岐形成されている。一方、実装基板2に形成 30 具で簡単に切断することができる。 した導体パターン3は、主回路電流が通流する通電パタ ーン3aと、その側方に並置形成した検出パターン3b とに分割されており、抵抗素子1の実装時には通電パタ ーン3a,検出パターン3bにそれぞれ抵抗素子1の通 電端子部1 c. 検出端子部1 dを重ね合わせて半田付け される。この場合に、前記スリット1bの切込み深さH (図1 (c)の展開図参照)は、実装時の半田付けによ り端子部1 c, 1 d の半田付け部に形成される半田フィ レットとしての半田4の追い上がり部4a(図1(b) 参照)がスリット1bの長さ領域内に収まるように設定 40 きる。 して抵抗素子を製作する。

【0011】かかる構成による電流検出用抵抗素子の等 価回路を図2に示す。この図で明らかなように、抵抗素 子1に通電端子1cを通じて回路電流 1 が流れると、そ の電流Iに比例した電圧降下V(V=IR)が検出端子 1 dの両端から検出されることになる。この場合にスリ ット1bの切込み深さHを前記のように設定すれば、抵 抗材料の固有抵抗をρ, スリットとスリットとの間の長 さをL、該部分の断面積をAとして電流の検出に関与す る検出端子1d間の抵抗値Rは $R = \rho L/A$ として表さ 50

れ、前記した半田4の追い上がり部4aに左右されるこ となく一定となる。これにより、抵抗素子1の電流検出 に関与する領域の抵抗値Rを設計通りに精度よく管理す ることができる。

【0012】また、実装基板2の抵抗素子搭載部に形成 した導体パターン3を、前記のように回路電流が通流す る通電パターン3 a と、電圧端子としての役目を果たす 検出パターン3bとに分割しておくことで、前記した電 流検出機能を損なわずに回路電流を、該電流に比例して 抵抗素子に生じた電圧降下の形で検出できる。次に、本 発明の請求項3に対応する応用実施例を図4,図5に示 す。この実施例においては、抵抗素子1に対する抵抗値 のパラツキ補正手段として、通電端子部1 c と検出端子 部1dとが二手に枝分かれする分岐点の近傍箇所に、切 込スリット16の一部を跨いで端子部1cと1dの間を 楯絡する細条のプリッジ部1eが形成されている。な お、このブリッジ部1 e は抵抗素子1, およびその切込 スリット1 b をプレス加工などで打ち抜く際に、スリッ トの一部を切り残して形成する。

【0013】かかる構成により、抵抗素子1を実装基板 2に半田付けした後に行う抵抗値測定試験結果を基に、 必要に応じてプリッジ部1eを切断してトリミングする ことにより、抵抗素子1の実効抵抗値を微調整して電流 検出に関与する部分の抵抗値のパラツキを簡単に補正す ることができる。図5は図4の変形実施例を示すもので あり、先記したブリッジ部1eが切込スリット1bから はみ出して抵抗素子1の外側へ膨出すようにプレスなど で押し出し成形されている。かかる構成により、抵抗素 子1を基板2に実装した状態でも、ブリッジ部1eをエ

[0014]

【発明の効果】以上述べたように、本発明の構成によれ ば、基板に実装した状態で回路電流の検出に直接関与す る抵抗素子の抵抗値を、実装時の半田付けに伴う半田の 這い上がり条件、および抵抗素子材料のバラツキに左右 されることなく、当初設計した通りの精度に定値管理し た状態で実使用することができ、これにより従来の抵抗 素子と比べて電流検出精度のパラツキがなく、信頼性の 高い電流検出用表面実装型抵抗素子を提供することがで

#### 【図面の簡単な説明】

【図1】本発明実施例の構成図であり、(a)は実装前 の抵抗素子と実装基板の斜視図、(b)は実装基板に抵 抗素子を半田付けした組立状態の断面図、(c)は抵抗 素子の展開図

【図2】図1における抵抗素子の等価回路図

【図3】従来の構成図であり、(a)は実装前の抵抗素 子と実装基板の斜視図、(b)は実装基板に抵抗素子を 半田付けした組立状態の断面図

【図4】本発明の応用実施例の構成図であり、(a)は

5

抵抗索子の外観斜視図、(b) は抵抗索子の展開図 【図5】図4の変形実施例を示す要部の拡大斜視図 【符号の説明】


- 1 抵抗案子
- 1 b 切込スリット
- 1 c 通電端子部
- 1 d 検出端子部

1 e ブリッジ部


- 2 実装基板
- 3 導体パターン
- 3 a 通電パターン
- 3 b 検出パターン
- 4 半田
- 4 a 半田フィレットの這い上がり部

6

【図1】




【図2】




[図4]

1e 加州



【図3】



【図5】